Data Fields |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t OSCBYP:1 |
| vuint32_t __pad0__:7 |
| vuint32_t EOCV:8 |
| vuint32_t M_OSC:1 |
| vuint32_t __pad1__:2 |
| vuint32_t OSCDIV:5 |
| vuint32_t I_OSC:1 |
| vuint32_t __pad2__:5 |
| vuint32_t S_OSC:1 |
| vuint32_t OSCON:1 |
| } B |
| } | OSC_CTL |
|
int32_t | CGM_reserved0 [15] |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t OSCBYP:1 |
| vuint32_t __pad0__:7 |
| vuint32_t EOCV:8 |
| vuint32_t M_OSC:1 |
| vuint32_t __pad1__:2 |
| vuint32_t OSCDIV:5 |
| vuint32_t I_OSC:1 |
| vuint32_t __pad2__:5 |
| vuint32_t S_OSC:1 |
| vuint32_t OSCON:1 |
| } B |
| } | LPOSC_CTL |
|
int32_t | CGM_reserved1 [7] |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:10 |
| vuint32_t RCTRIM:6 |
| vuint32_t __pad1__:3 |
| vuint32_t RCDIV:5 |
| vuint32_t __pad2__:2 |
| vuint32_t S_RC_STDBY:1 |
| vuint32_t __pad3__:5 |
| } B |
| } | RC_CTL |
|
int32_t | CGM_reserved2 [7] |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:11 |
| vuint32_t LRCTRIM:5 |
| vuint32_t __pad1__:3 |
| vuint32_t LPRCDIV:5 |
| vuint32_t __pad2__:3 |
| vuint32_t S_LPRC:1 |
| vuint32_t __pad3__:3 |
| vuint32_t LPRCON_STDBY:1 |
| } B |
| } | LPRC_CTL |
|
int32_t | CGM_reserved3 [7] |
|
struct { |
| union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:2 |
| vuint32_t IDF:4 |
| vuint32_t ODF:2 |
| vuint32_t __pad1__:1 |
| vuint32_t NDIV:7 |
| vuint32_t __pad2__:7 |
| vuint32_t EN_PLL_SW:1 |
| vuint32_t MODE:1 |
| vuint32_t UNLOCK_ONCE:1 |
| vuint32_t __pad3__:1 |
| vuint32_t I_LOCK:1 |
| vuint32_t S_LOCK:1 |
| vuint32_t PLL_FAIL_MASK:1 |
| vuint32_t PLL_FAIL_FLAG:1 |
| vuint32_t __pad4__:1 |
| } B |
| } CR |
| union { |
| vuint32_t R |
| struct { |
| vuint32_t STRB_BYPASS:1 |
| vuint32_t __pad0__:1 |
| vuint32_t SPRD_SEL:1 |
| vuint32_t MOD_PERIOD:13 |
| vuint32_t FM_EN:1 |
| vuint32_t INC_STEP:15 |
| } B |
| } MR |
| int32_t CGM_reserved4 [6] |
| } | FMPLL [2] |
|
int32_t | CGM_reserved5 [8] |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:8 |
| vuint32_t SFM:1 |
| vuint32_t __pad1__:13 |
| vuint32_t CLKSEL1:2 |
| vuint32_t __pad2__:5 |
| vuint32_t RCDIV:2 |
| vuint32_t CME_A:1 |
| } B |
| } | CMU_0_CSR |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:12 |
| vuint32_t FD:20 |
| } B |
| } | CMU_0_FDR |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:20 |
| vuint32_t HFREF_A:12 |
| } B |
| } | CMU_0_HFREFR_A |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:20 |
| vuint32_t LFREF_A:12 |
| } B |
| } | CMU_0_LFREFR_A |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:28 |
| vuint32_t FLCI_A:1 |
| vuint32_t FHHI_A:1 |
| vuint32_t FLLI_A:1 |
| vuint32_t OLRI:1 |
| } B |
| } | CMU_0_ISR |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:32 |
| } B |
| } | CMU_0_IMR |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:12 |
| vuint32_t MD:20 |
| } B |
| } | CMU_0_MDR |
|
int32_t | CGM_reserved5A |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:8 |
| vuint32_t SFM:1 |
| vuint32_t __pad1__:13 |
| vuint32_t CLKSEL1:2 |
| vuint32_t __pad2__:5 |
| vuint32_t RCDIV:2 |
| vuint32_t CME_A:1 |
| } B |
| } | CMU_1_CSR |
|
int32_t | CGM_reserved6 |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:20 |
| vuint32_t HFREF_A:12 |
| } B |
| } | CMU_1_HFREFR_A |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:20 |
| vuint32_t LFREF_A:12 |
| } B |
| } | CMU_1_LFREFR_A |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:28 |
| vuint32_t FLCI_A:1 |
| vuint32_t FHHI_A:1 |
| vuint32_t FLLI_A:1 |
| vuint32_t __pad1__:1 |
| } B |
| } | CMU_1_ISR |
|
int32_t | CGM_reserved7 [143] |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:31 |
| vuint32_t EN:1 |
| } B |
| } | OCEN |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:2 |
| vuint32_t SELDIV:2 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | OCDSSC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELSTAT:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | SCSS |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | SCDC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC0SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC0DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC1SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC1DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC2SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC2DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC3SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC3DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC4SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC4DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC5SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC5DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC6SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC6DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC7SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC7DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC8SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC8DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC9SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC9DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC10SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC10DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC11SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC11DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC12SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC12DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC13SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC13DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC14SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC14DC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t __pad0__:4 |
| vuint32_t SELCTL:4 |
| vuint32_t __pad1__:24 |
| } B |
| } | AC15SC |
|
union { |
| vuint32_t R |
| struct { |
| vuint32_t DE0:1 |
| vuint32_t __pad0__:3 |
| vuint32_t DIV0:4 |
| vuint32_t DE1:1 |
| vuint32_t __pad1__:3 |
| vuint32_t DIV1:4 |
| vuint32_t DE2:1 |
| vuint32_t __pad2__:3 |
| vuint32_t DIV2:4 |
| vuint32_t DE3:1 |
| vuint32_t __pad3__:3 |
| vuint32_t DIV3:4 |
| } B |
| } | AC15DC |
The documentation for this struct was generated from the following file:
1.7.5.1 
